Verilog仿真延时方法
（1）定义顾名思义，就是FPGA语句的延迟问题。在这里，有三种赋值方式：连续赋值、阻塞赋值、非阻塞赋值；有两种延迟方式：正规延迟、内定延迟。两者相乘则共有6种方式延迟。 （2）延迟种类2.1 连续赋值2.1.1 正规延迟1）代码 assign #5 C = A +B。
ad9361原理和配置
AD9361的收发通道讲解AD9361 是 ADI 推出的面向 3G 和 4G 基站应用的高性能、高集成度的射频解决方案。该器件集 RF前端与灵活的混合信号基带部分为一体，集成频率合成器，为处理器提供可配置数字接口。 AD9361 接收器 LO工作频率范围为 70 MHz 至 6.0 GHz，发射器 LO工作频率范围为 47 MHz 至 6.0 GHz，涵盖大部分特许执照和免执照频段，支持的通道带
Quartus上板调试信号的工具
Quartus FPGA开发工具也提供了上板调试信号的查看工具。在FPGA工程开发和仿真完成、上板调试时，可以查看芯片内部信号的真实情况，也可以向FPGA发送信号和数据。Quartus Prime Pro版本提供了ISSP和Signaltap两种上板调试工具，具体如下。 一、ISSP ISSP（In-System Sources and Probes Intel FPGA IP）是一款提供了调试输
Quartus烧写
Quartus软件下载方法及链接Quartus软件下载方法及链接_quartus下载-CSDN博客 Intel® Quartus® Prime Lite Edition Design Software Version 18.1 for Windows
BERT加速方案对比
BERT 是一个复杂的深度学习模型，其推理涉及大量的矩阵乘法和非线性操作。选择 FPGA 或 NPU 来加速 BERT 取决于应用场景、性能需求和开发资源。以下是从性能、灵活性、开发复杂度等方面对比 FPGA 和 NPU 加速 BERT 的优劣势： 1. NPU 加速 BERT 的优势和劣势
FPGA实际运行时，寄存器（变量）的值乱跳的解决办法
下面是串口接收代码。实际运行时，发现i有时候会从10跳变为2或8，但程序中却没有这样的语句，让人百思不得其解。 1234567891011121314151617181920212223242526272829303132333435363738394041424344454647484950515253545556575859606162636465666768module UARTReceiv